标题：三星规划3D堆叠式存储科技，目标2032年实现

在2023年4月4日的动态中，三星宣布了其在半导体存储领域的新进展，首次详细展示了3D DRAM技术的未来路线图。当前，三星的DRAM生产技术已推进至1b阶段，随后的迭代包括1c和1d，均处于10纳米工艺水平。

针对10纳米以下的微缩工艺，三星将采用全新的命名体系，涵盖0a、0b、0c和0d四个阶段。预计0a工艺将在2027年末至2028年初实现大规模量产，而0d工艺则有望于2032年推出。

在10纳米节点之后，三星将全面转向3D存储科技，首先采用VCT（垂直通道晶体管）技术，这基于传统的FinFET架构，暂不涉及更先进的GAA（环绕栅极晶体管）技术。预期在2030至2031年间，三星将推出堆叠式DRAM产品，通过堆叠VCT组件实现更高的存储密度和性能。此外，引入电容器可能有助于进一步优化产品的性能表现。

此路线图体现了三星在追求更高存储效率与性能方面的持续承诺，旨在引领未来存储科技的发展潮流。